ViTEXI/-II PRO,DCM -什么是FineEffStTeLi范围?我如何将这个规范与相移(DPS)操作联系起来?

描述

在VIETEX I/PRO DC和开关特性数据表-GT;DCM时序参数-Gt;杂项定时参数中,列出FineHefftTh范围值。γ

什么是FIE?我如何将这个规范与相移(DPS)操作联系起来?γ

这个问题涉及ViTEXII/II用户指南:

VIETEXⅡPRO

1。去:HTTP://www. xLimx.COM/Sputto/DooptActudi/UsSeriGudieS/UG012PDF

病毒二号

HTTP://www. xLimx.COM/Sputto/DooptActudi/UsSeriGudieS/UG0.2.PDF

解决方案

DCM可以实现两种相移:固定模式和可变模式。

关于VIETEX II/II II DCM的相移功能的更多信息可在:

1。数据表中的功能描述:功能描述-GT;详细描述-GT;数字时钟管理器(DCM);

2。用户指南:设计考虑&数字时钟管理器(DCM)。

两个独立的元件限制了相移范围:

A:相移属性的范围

这个属性是分子在方程中:

相移(NS)=(相移256)

它的整个范围总是在255和255之间,无论是固定模式还是可变模式。然而,它的实际范围随着CLKIN频率的变化而变化,因为下一个组成部分:

B:数据表中FieleSHIFT范围的规范范围

该值表示由相移延迟线实现的总延迟,该延迟延迟线是电路中使用的延迟抽头的数量的函数。整个过程,电压和温度,这个绝对范围保证为10纳秒。γ

这个范围在固定模式和可变模式之间是不同的:

范围(固定模式)=+/-FieNeSefft*Lange= +/- 10 ns

范围(可变模式)=+/-FieEffSHITTH范围/ 2=+/- 5 ns

差异的原因是:为了使可变模式允许对称的、动态扫描从255/256到255/256,DCM将“零相位偏移”点设置为10 ns延迟线的中间;这将总延迟线范围划分为一半。在固定模式下,由于相移值在配置之后从未改变,整个10 ns延迟线可用于插入到CLKIN或CLKFB路径中,以产生正或负偏斜。γ

因此,把(a)和(b)在一起,下面的条件适用于:

-如果CLKIN=50 MHz(20 ns周期),则(b)是限制的,并且相移值在固定模式下被限制为+/- 128,并且在可变模式下为+/-64。

如果CLKIN=100 MHz(10 ns周期),则固定模式相移值具有全范围的+/- 255,而可变模式仍然受限于(2)至+/-128。

如果ClKIN和GT=200 MHz(5 ns周期),则固定模式和可变模式都具有+/-255可用的全相移范围。γ

注:

Xilinx只保证在数据表中声明FineEffStIt范围。γ

当超过0的相移量时,状态(255)输出将准确地反映,但它不会指示何时超过延迟线的保证绝对范围。对于该约束,在设计中必须考虑FieleSHIFT THEAR范围规范。γ

-请参阅(赛灵思解答10972)有关状态引脚的信息。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 09:59:00 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它