4.2i基础-“错误:<filename>VHD线XXX。未命名的选定元件<package name>为该前缀定义。(VSS-57 3)

描述

关键词:基础,ALDEC,FPGA,Express,没有选择的元件,包,VHDL

紧迫性:标准

一般描述:
基础项目管理器在向设计添加一个包后报告以下错误消息:

“错误:& lt;文件名& gt;vHD线xxx。没有为这个前缀定义被命名的元件& lt;包名& gt。(VSS-57 3)

解决方案

为避免此错误,在独立模式下打开FPGA Express,将包含包的文件添加到包中,并重新综合。

现在您可以在基础ALDEC中打开项目并综合它。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 09:44:22 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它