0

LATTICE FPGA 在CrossLink中，VCCAUX可以为3.3V而不是2.5V吗？

在CrossLink中，VCCAUX可以为3.3V而不是2.5V吗？

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
xilinx_fpga 头像
添加评论

1 回答

排序依据» 按最早加入 最新问题 最有价值的问题
0
  答案登陆可见 做站不容易，小伙伴支持一下我们吧！
注册
登录
编辑 标为违禁 删除 链接 更多选项...
52fpga 头像
添加评论
登录/注册后进行回答
注册
登录

提问工具

1 follower

订阅RSS

统计

已提问: 2018-01-26 20:10:27 +0800

已查看: 64 次

最后更新: Jan 26 '18

相似的问题

LATTICE FPGA 在CrossLink器件的软MIPI DPHY RX中，时钟是否只能放在PCLK引脚上？

lattice的crosslink FPGA的MIPI硬核怎么修改D-PHY的位置

lattice FPGA crosslink怎样做仿真？

LATTICE FPGA在CrossLink IP中，reset_n_i信号的用途是什么？ 是否有任何输入时序要求？

使用LATTICE（莱迪思）FPGA的CrossLink器件我需要什么LICENSE？

【LATTICE FPGA】 如何在CrossLink中使用SPI引脚和CDONE引脚作为通用I / O（GPIO）？

为什么在Lattice dimaond FPGA软件中使用crosslink的"DPHY to CMOS IP v1.2"时，无法将bank0上的GPIO / IO_port放置在CrossLink中？

如何在LATTICE的FPGA器件CrossLink LIFMD器件上使用Reveal来进行工程调试？

如何交换Lattice FPGA CrossLink的硬核D-PHY中的P / N对？

Lattice FPGA crosslink 在MSPI模式下，我可以使用处理器来配置外部SPI引导flash吗？