7.1i CPLD CPLDFIT -“警告：HI1014”或“CPLD：939 -无法映射所有期望的信号…缓冲信号”

修改标题

描述

一般描述：

当我试图实现一个设计结果时，报告一个类似于下面的警告消息：

警告：CPLD：939 -不能将所有期望的信号映射到FB10，因为需要太多的输入（36）。缓冲输出信号LDATA & lt；9和gt；以允许分配给该功能块的所有信号被放置。

这意味着什么？

解决方案

在大多数情况下，要么没有足够的功能块输入，要么没有足够的乘积项来将方程拟合到预期宏单元中。因此，fitter将逻辑放置在不同的宏单元中，然后将输出（结果）路由到预期宏单元。在原始宏单元中只使用一个功能块输入和一个乘积项。这导致额外的逻辑延迟水平。如果你的设计可以容忍这种延迟，那么这个警告可以被安全地忽略。

例如：

原始方程：

Dabel＆Lt= a或b或c；//映射到PIN XX，宏单元yy功能块ZZ

缓冲方程：

Dabn＆lt；= dBufff；//映射到PIN XX，宏单元YY功能块ZZ

D.Buff＆lt；= A或B或C；/ /映射到ZZ以外的功能块

在许多情况下，如果将PIN移动到不同的功能块，则可以避免这种缓冲。如果附加定时加法器是不可接受的，并且PIN不能移动，这可能通过在该功能块（ZZ）中移动其他引脚分配的输出（移动输入将无助）来解决。如果没有Pin脚是可移动的，您可以使用MAPT约束强制工具缓冲一个不同的方程。有关Max PT约束的更多细节，请参见（赛灵思解答17293）.