NETGEN时序仿真:“{错误:TSTPBROC.TF(45):非法输出端口连接(第一连接)”(VHDL,Verilog)

描述

在时序仿真中,出现以下错误:

“{错误:TSTPBROC.TF(45):非法输出端口连接(第一连接))。

γ区域:/TestPbPopLoopTop/DUT

警告:TSTPBROC.TF(45):[PCDPC]端口大小与连接大小(第六连接)不匹配。

γ区域:/TestPbPopLoopTop/DUT

警告:TSTPBROC.TF(45):[PCDPC]端口大小与连接大小(第七连接)不匹配。

解决方案

当TestBooad使用位置映射而不是命名映射来实例化被测试的设计(DUT)时,会发生这些错误。后加注释的网表不包含信号,它们在预综合设计中被声明为相同的顺序。因此,当仿真器不能正确地在TestBooT和DUT之间映射信号时出现这些错误。使用命名映射实例化DUT。命名映射的示例如下:

VHDL语言

DUT:StimeSnNeX端口映射(Calth=

输入1=& tb1输入1,

OutPoSturt= & Gt;TBU-OutPutsReST;

Verilog

TimeNo.No.DUT(.时钟(TBYCHILL),

输入1(TBI输入1),

OutPutsRead(TBU-OutPutScript);

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 08:12:23 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它