4.1i核心生成器乘法器V3.0:VSS中出现“数组下标越界错误”

描述

关键词:MultGyNyV3.0、VSS、乘法器、生成器、行为、数组、下标、出、界、错

紧迫性:标准

一般描述:
当我在VSS中编译MultGyGyV3.0.VHD时,报告了以下错误:

VHDLSIM,106:在编写过程中遇到以下错误
/Mult16-TopiTestStays/A1/Mult161/1/SEQA检验:
**错误:VHDLSIM,1:数组下标超出界限。

解决方案

这个问题已经被固定在乘法器V4Y0中,它可以从
HTTP://www. XILIX.COM/IPCCANT/COREGEN/UPDATET.HTM
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 08:11:22 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它