3 X FPGAExpress-什么是MuxOPoP,我如何知道我是否需要一个?(HDL—380至385)

描述

关键字:MUX、MUXYOP、MUXF5、MUXF6、MUXF7、MUXF8、HMAP、FMAP、多路复用器

紧迫性:标准

一般描述:
什么是Muxyopp,我怎么知道我需要它吗?

解决方案

此信息取自SyopSyS网站上的应用笔记。如果您在SyopSyS注册,请访问他们的网站上的“FPGA综合”部分,以完整地阅读应用笔记。

MUXYOP是一个SyopSype“GTECH”(通用技术)原语,在精化过程中被推断出来。在优化过程中,MUXYOP将被转换为目标硬件(XC4000系列或ViTeX系列)中可用的多路复用原语。MUXYOP将在下列条件下推断:

-至少有4个输入。
-不超过256个输出。
-至少指定了75%的case语句。
-只有1个算术型算子。

FPGA Express将不会推断MUXYOP当一个以上的算术运算符被使用,以便允许有效的资源共享。

当MUXYOP被推断时,XC4000系列架构将使用FMAP和HMAP,ViTEX系列将使用特殊的“MUX”类型原语。

您可以重写FPGA Express,而不是使用“FieldMUX”属性来推断MUXYOP(只要指定了case语句中的50%个)。下面的HDL通过使用一个以上的算术运算符来演示MUXYOP的使用:

VHDL示例:

库IEEE;
库系统;
使用IEEE.STDYLogiCy1164.ALL;
使用IEEE.STDLogLogic UNSIGNED;
使用SyopPysAtsith.ALL;

实体MUX88to1是
端口(a,b,c,d,e,f):在STdLogLogic向量中(1下降到0);
StdLogLogic向量(2下降到0);
MUXIOUT:输出STDLogLogic向量(1下降到0);
终端MUX8to1;

Mux8To1的建筑MUX8-1拱
开始
进程(A、B、C、D、E、F、SEL)开始

--删除“SyopSysFieldMUX”注释
——不要推断出一个傻瓜

案例SEL是——SyopSysFieldMUX
当“000”=MuxOUT&LT=A+B时;
当“001”=MuxOUT&LT=A+C;
当“010”=MuxOUT&lt=D -E;
当其他=& MuxOUT<=D -F;
结束情况;
结束过程;
端部8~1拱;

Verilog示例:

模块MUXY8to1(A、B、C、D、E、F、SEL、MUXIOUT);

输入A、B、C、D、E、F;
输入[2:0] SEL;
输出[1:0]μXOUXOUT;

Reg [1:0]μXOXOUT;

总是@(A或B或C或D或E或F或SEL)

//删除“SyopSysBulfMUX”注释
/不推断一个傻瓜

案例(SEL)//SyopSysFieldMUX
3'B000:MuxOUT&lt=a+b;
3'B1001:MuxIOUT & lt;
3'B010:MuxOU-lt;=D -E;
默认值:MUXIOUT和LT;= D -F;
端部病例

终端模块
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 08:07:58 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它