4.1i核心生成器乘法器-“SCLR重写CE”选项不能正常工作

描述

关键词:ViTEXⅡ、乘法器、超驰、SCLR、CE

紧迫性:标准

一般描述:
我在核心生成器中创建了ViTEX II的乘法器。如果我设置了“SCLR重写CE”选项,这个信息就不会被传递。不管选择是什么,下面出现在XCO文件中:

CSE-CEOULRIDIES = CEOORIDRIDESOSSCLR

解决方案

一项工作是将逻辑外部地加到乘法器核心上;每当应用同步复位时,这将迫使CE信号高:

CEYCORE=CEIIN或SCLR;

然而,这个过程确实在CE线路上增加了一些延迟。

这个问题已被固定在乘法器V4Y0中,这在4.1IIP更新1中是可用的:
HTTP://www. XILIX.COM/IPCCANT/COREGEN/UPDATET.HTM
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 08:05:52 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它