0

xilinx 的FIFO的ip核有类似altera的show-ahead没?

xilinx 的FIFO的ip核有类似altera的show-ahead没?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
popomao 头像
添加评论

1 回答

排序依据» 按最早加入 最新问题 最有价值的问题
0
  答案登陆可见 做站不容易，小伙伴支持一下我们吧！
注册
登录
编辑 标为违禁 删除 链接 更多选项...
shawn 头像
添加评论
登录/注册后进行回答
注册
登录

提问工具

1 follower

订阅RSS

统计

已提问: 2018-01-22 10:44:02 +0800

已查看: 53 次

最后更新: Jan 22 '18

相似的问题

请教一个LATTICE FPGA的FIFO IP的空满计数问题？

HDCP 2.2 - VIVADO 2013.1工具和后期版本的发布说明和已知问题

HDCP 2.2 - VIVADO 2013.1工具和后期版本的发布说明和已知问题

MiMbLaZe-微Power处理器取决于PowerPC核心吗？

MIG 7系列-ARTIX-7- MIG 7系列将不对XQ7A200器件开放

AXI协议检查器-错误：AxixOxMuxWCAMA溢出。写入凸轮溢出，增加Max WBSTS参数

XAUI V121-用于MDIO信号输入的附加XDC约束以简化定时关闭

LogiCOR-SMPTE SD/HD/3G-SDI -当输入隔行扫描时，如何捕获来自SDI RX的字段ID？

XAUI V12.0和RXAUI V4.0，VIVADO 2013.4和更早的更新，以保持在复位期间GTS的进一步复位。

LogiCORIP视频去隔行器V3.00 .a -视频去隔行器预期每个帧或每个帧的帧开始（SOF）吗？