0

请问FPGA的fifo可以设置下降沿写数据吗？

请问FPGA的fifo可以设置下降沿写数据吗？

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
ipqsn 头像
添加评论
想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png

1 回答

排序依据» 按最早加入 最新问题 最有价值的问题
0
  答案登陆可见 做站不容易，小伙伴支持一下我们吧！
注册
登录
编辑 标为违禁 删除 链接 更多选项...
shawn 头像
添加评论
登录/注册后进行回答
注册
登录

提问工具

1 follower

订阅RSS

统计

已提问: 2018-01-22 10:09:58 +0800

已查看: 28 次

最后更新: Jan 22 '18

相似的问题

请教一个LATTICE FPGA的FIFO IP的空满计数问题？

我自己写了一个FPGA 的 fifo总有问题，不知道什么原因？问问大家能否解决

lattice的FIFO full信号好像是有bug？ 既空又满。

xilinx 的FIFO的ip核有类似altera的show-ahead没?

怎么将这10bit数据弄到写fifo中，然后再读这个fifo的时候转成128bit呢？

lattice FPGA crosslink怎样做仿真？

请问FPGA设计里的Clock-to-Pad的时序分析有啥意义？

LATTICE ECP5 FPGA LVDS收发出错，请问是什么原因怎么解决？

LATTICE的FPGA开发软件diamond的安装及LICENSE授权教程

lattice FPGA软件diamond 报错“external connection to net gnd is not allowed”怎么办？