0

在generate里用for循环例化module,仿真时这个module在哪个路径下可以找到?

在generate里用for循环例化module,路径是啥样的啊。
比如这个,仿真时,我要找这个第一个module里的clk_in信号,肯定不是xxx.i_sio.clk_in。
用verdi复制出来的路径,xxx.[0].i_sio.clk_in也不对。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
ipqsn 头像
想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
1

没用过Verdi,不过Xilinx里面是xxx.i_sio.[0].clk_in。

编辑 标为违禁 删除 链接 更多选项...
52fpga 头像
登录/注册后进行回答

提问工具

1 follower

统计

已提问: 2018-01-22 09:05:07 +0800

已查看: 37 次

最后更新: Jan 22 '18