有个问题请教各位。如果我的PLL的输出和输入频率相同，能够保证两个时钟的相位一致吗？

有个问题请教各位。如果我的PLL的输出和输入频率相同，能够保证两个时钟的相位一致吗？
PLL的零延时缓存模式是不是可以实现这个功能？
外部给一个参考时钟，然后输出时钟跟输入同频，但是相位差有要求。

ipqsn
46 ●5 ●9 ●14

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png

2 回答

排序依据» 按最早加入最新问题最有价值的问题

答案登陆可见 做站不容易，小伙伴支持一下我们吧！

52fpga
21 ●15 ●35 ●65

我只记得PLL的输出是可以调相位，输入和输出应该没什么关系吧。

shawn
352 ●28 ●63 ●96