ALTERA FPGA quartus 16.1编译DDR3通不过怎么解决?
哪位用过quartus 16.1做过DDR3分配管脚的 求指导
我现在生成了IP核 也加到工程里去了 网上说把生成的仿真文件也加到工程里作为顶层文件 但编译不过
不知道是我弄错了顶层文件 还是我思路就错了 求指导
添加评论
首次访问?先看看 站点介绍吧
已提问: 2018-01-21 20:29:21 +0800
已查看: 12 次
最后更新: Jan 21 '18
ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO...”怎么解决?
ALTERA FPGA 软件QUARTUS有没有出过“Internal Error: Sub-system: A2T, ”这种错误的坛友?
ALTERA FPGA有人知道pcie x4接口可以配置成pcie x1接口使用吗?
ALTERA FPGA assignment editor里面的约束怎么在sdc文件中用文本的方式表达?
ALTERA FPGA想把寄存器都放到IOB里面,在assignment editor里我该怎么设置?
ALTERA FPGA 怎么读取识别芯片的唯一编码(DNA)?
ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗?
ALTERA FPGA QUARTUS编译错误“PLL clock not driven by a dedicated clock pin ...”是什么原因?