0

ALTERA FPGA QUARTUS编译错误“PLL clock not driven by a dedicated clock pin ...”是什么原因?

使用QUARTUS进行编译的时候报这个错误,请问该怎么解决:

PLL clock not driven by a dedicated clock pin … To Ensure minimum jitter on memory interface colck outputs …
ALTERA FPGA QUARTUS编译错误“PLL clock not driven by a dedicated clock pin ...”是什么原因?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
xilinx_fpga 头像
想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
1
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
52fpga 头像
登录/注册后进行回答