0

ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗?

altera cycloneIV的时钟在设计上行有什么要注意的
有个开发板上加了clkloop的目的是什么?
ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗?

ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗1?
altera的这种时钟设计是必须的么?
看手册中并没有明确规定
需要从时钟管脚或普通IO输出时钟之后,再通过专用时钟管脚输入到FPGA内部
是锁相环的要求么?
如果是这样的话,cycloneIV的时钟和锁相环系统有点太LOW了
这是不是表明,PLL的输入始终必须是从外部专用时钟管脚输入的?

ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗2?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
0
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
shawn 头像
登录/注册后进行回答