0

ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗？

altera cycloneIV的时钟在设计上行有什么要注意的
有个开发板上加了clkloop的目的是什么？
ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗？

ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗1？
altera的这种时钟设计是必须的么？
看手册中并没有明确规定
需要从时钟管脚或普通IO输出时钟之后，再通过专用时钟管脚输入到FPGA内部
是锁相环的要求么？
如果是这样的话,cycloneIV的时钟和锁相环系统有点太LOW了
这是不是表明，PLL的输入始终必须是从外部专用时钟管脚输入的?

ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗2？

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

添加评论
想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png

1 回答

排序依据» 按最早加入 最新问题 最有价值的问题
0
  答案登陆可见 做站不容易，小伙伴支持一下我们吧！
注册
登录
编辑 标为违禁 删除 链接 更多选项...
shawn 头像
添加评论
登录/注册后进行回答
注册
登录

提问工具

1 follower

订阅RSS

统计

已提问: 2018-01-21 19:47:58 +0800

已查看: 63 次

最后更新: Jan 21 '18

相似的问题

ALTERA FPGA 软件QUARTUS有没有出过“Internal Error: Sub-system: A2T, ”这种错误的坛友?

ALTERA FPGA有人知道pcie x4接口可以配置成pcie x1接口使用吗？

ALTERA FPGA assignment editor里面的约束怎么在sdc文件中用文本的方式表达？

ALTERA FPGA想把寄存器都放到IOB里面，在assignment editor里我该怎么设置？

ALTERA FPGA软件quartus编译错误“Internal Error: Sub-system:VHDO...”怎么解决？

ALTERA FPGA 怎么读取识别芯片的唯一编码（DNA）？

ALTERA FPGA QUARTUS编译错误“PLL clock not driven by a dedicated clock pin ...”是什么原因？

ALTERA FPGA使用QUARTUS 自带的FFT做傅里叶变换时，怎么使用流控制？

ALTERA FPGA quartus 可以自己设置全局时钟吗？

请教，ALTERA FPGA如何理解管脚的图形符号，有什么参考么？