首次访问？先看看 站点介绍吧
大神，想请教下，用Vivado2017.1生成的DDR4控制器IP核，然后生成example design可以在Vivado里面带着模型仿真，如何在modelsim中仿真？对modelsim版本有没有要求？
匿名
订阅RSS
已提问: 2018-01-18 13:07:45 +0800
已查看: 140 次
最后更新: Jan 18 '18
UltraScale / UltraScale + DDR4 IP - 性能优化，可实现具有异构流程的DDR接口的高利用率
为什么LATTICE的scaler缩放 IP采用动态配置效果没有固定分辨率效果好?
xilinx 的FIFO的ip核有类似altera的show-ahead没?
请教一个LATTICE FPGA的FIFO IP的空满计数问题？
LATTICE FPGA在CrossLink IP中，reset_n_i信号的用途是什么？ 是否有任何输入时序要求？
如何将LATTICE IP LICENSE（许可证）添加到我现有的LATTICE DIAMOND FPGA 软件的LICENSE中？
Lattice FPGA用户如何使用DPHYtoCMOS IP的CMOS输出信号作为其他IP或设计的输入？
LATTICE FPGA 如何修改JESD207 IP核MCLK时钟的默认频率（90MHz）？
lattice diamond安装完mipi接收和发送IP核后显示灰色不可用，无法生成ip核求助解决办法？
lattice diamond安装IP时软件提示版本不对，怎么解决？
