LogICORL PCI 64/66 FPGA Express——VHDL—2040关于不支持属性的警告

描述

一般描述:

当我分析了64/66个ViTex/ViTeX-E核心的PCI文件时,控制台中出现了许多关于不支持的属性的警告(这里所示的例子是FPGAExpress):

警告:第117行(VHDL—2040)综合不支持属性SythEdif1BITY格式

警告:在第118行(VHDL—2040)上不支持属性SythEdifFixARARSL格式

警告:第783行(VHDL—2040)综合不支持属性SythEdif1BITY格式

警告:在第784行(VHDL—2040)上不支持属性SythEdifFixARARSL格式

警告:第785行(VHDL—2040)综合不支持属性BRAIKYBOX

警告:第104行(VHDL—2040)综合不支持属性SynNoClinux

警告:第105行(VHDL—2040)综合不支持属性SythEdif1BITY格式

警告:在第106行(VHDL—2040)上不支持属性SythEdifFixARARSL格式

警告:第51行(VHDL—2040)综合不支持属性SythEdif1BITY格式

警告:在第52行(VHDL—2040)上不支持属性SythEdifySalaRug格式

解决方案

在PCI核心的最新版本中,所有流都来自同一源文件。以前有FPGAExpress、FC等的目录,现在只有一个目录VHDL和一个Verilog。γ

所涉及的属性是针对SypLogistic流,并且将在FC和FPGA Express中产生警告。它们可以被安全地忽略。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 19:34:31 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它