0

verilog中的{2{ delay_pipline_1[17]}}这句话是什么意思？

verilog

$verilog中的{2{ delay_pipline_1[17]}}这句话是什么意思？$
请教大伙这句话什么意思，主要是这个2啥意思？

编辑重设标签(回车键确认) 标为违禁关闭合并删除

匿名

2 回答

排序依据» 按最早加入最新问题最有价值的问题

1

答案登陆可见 做站不容易，小伙伴支持一下我们吧！

编辑标为违禁删除链接

shawn
352 ●72 ●106 ●132

1

表示两个 delay_pipline_1[17]
就是说在前面拼接了两个delay_pipline_1[17]
随便找本书或者上网搜一下{}的用法就知道了。
这种用法很常见，也不是奇技淫巧。

编辑标为违禁删除链接

52fpga
21 ●36 ●53 ●80

登录/注册后进行回答

提问工具

1 follower

统计

已提问: 2018-01-16 08:01:23 +0800

已查看: 117 次

最后更新: Jan 16 '18

相似的问题

Powered by HiFPGA version 0.10.2

here is how