首次访问?先看看 站点介绍吧
请教大伙这句话什么意思,主要是这个2啥意思?
匿名
表示两个 delay_pipline_1[17]就是说在前面拼接了两个delay_pipline_1[17]随便找本书或者上网搜一下{}的用法就知道了。这种用法很常见,也不是奇技淫巧。
订阅RSS
已提问: 2018-01-16 08:01:23 +0800
已查看: 45 次
最后更新: Jan 16 '18
LATTICE DIAMOND FPGA软件在进行verilog VHDL混合编程的时候出错,请问怎么解决?
请问下面这段verilog代码错在哪? [已关闭]
【转】不要verilog HDL设计中生成本地时钟和复位信号
verilog语法技巧(三)--RAM的初始化
LATTICE FPGA软件diamond请问在哪里设置Verilog的版本?
请问diamond 支持verilog 和vhdl 混合编译吗?
我们如何在ICE40器件中将专用RGB,IR引脚作为 GPIO使用?
【转载】什么是良好的Verilog代码风格?
【转载】如何将VHDL转化为Verilog以及进行VHDL和verilog的混合仿真
【转载】一个合格数字IC设计工程师的知识结构