0

verilog中的{2{ delay_pipline_1[17]}}这句话是什么意思?

verilog中的{2{ delay_pipline_1[17]}}这句话是什么意思?
请教大伙这句话什么意思,主要是这个2啥意思?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
1
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
shawn 头像
1

表示两个 delay_pipline_1[17]
就是说在前面拼接了两个delay_pipline_1[17]
随便找本书或者上网搜一下{}的用法就知道了。
这种用法很常见,也不是奇技淫巧。

编辑 标为违禁 删除 链接 更多选项...
52fpga 头像
登录/注册后进行回答