用LATTICE的ECP5 FPGA 通过DDR GENERIC接收问题
用LATTICE的ECP5 FPGA 通过DDR GENERIC接收ADC HMCAD1511的数据,为什么总是出现数据对不齐的问题?
首次访问?先看看 站点介绍吧
用LATTICE的ECP5 FPGA 通过DDR GENERIC接收ADC HMCAD1511的数据,为什么总是出现数据对不齐的问题?
在过了一遍你的ADC资料后,我给出以下检查建议:
在ADC稳定输出后再使能DDR_GENERIC_RX。注意以下两点:
A. AD上电过程的结束最好通过串行配置接口读取相应的寄存器来确认。
B. AD有一个startup delay。
2.AD可以输出TestPatterns,用于word对齐处理。 frame clk可用于确认数据的起始(注意我们这个DDR_GENERIC的IP是只采集数据不做word对齐的,可以查看他生成的代码,由于各个器件系列的DDR IO结构稍有差异,这个IP主要是为了方便生成不同器件的DDR IO相关原语)。
3.复位时要注意先复位你的ADC,在ADC初始化完成后再复位DDR_GERNERIC。
已提问: 2017-07-01 21:09:27 +0800
已查看: 224 次
最后更新: Feb 03 '18