0

请问Lattice FPGA的锁相环PLL可以动态调节输出时钟的相位吗?

如题,请问Lattice的PLL可以动态调节输出时钟的相位吗?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
0
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
shawn 头像
登录/注册后进行回答