F1.3/F1.4 XVHDL基础:I/O触发器(IFDX1)实例化

描述

关键词:触发器,FF,IFD,IFDX

紧迫性:标准

一般描述:
下面的示例描述如何实例化
具有XVHDL的I/O触发器。

解决方案

下面是实例化输入的示例
触发器,在这种情况下,是IFDX1。

库IEEE;
使用IEEE.STDYLogiCy1164.ALL;
库元;
使用Meta。

实体测试
端口(时钟:在STDYLogic中;
MuxIin:在STDYLogic中;
MUXOUTE:输出STDYLogic);
属性抑制BUF:布尔型;
时钟的属性抑制BUF,MUXIIN:信号是真的;
结束测试;

测试内部架构

组件BUFG
端口(I):在STDYLogic中;
o:输出STDYLogic);
端部元件;

组件IFDX1
端口(CE):在STDYLogic中;
C:在STDYLogic中;
在STDYLogic中;
问:输出STDYLogic);
端部元件;

信号时钟:STDYLogic;

开始
U0:BUFG端口映射(I=& Gt;时钟,O= & Gt;ClcLogys);
U1:IFDX1端口映射(CE= & Gt;‘0’,C=& gt;ClcLogyS,D=& Gt;MuxIin,
q= & gt;MuxOUT);

内部结束;
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:55:18 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它