FPGA配置:如果SCCK启动Low,SSM完成不会很高。

描述

一般描述:

在从属串行模式下配置XC400 0xL器件,如果

CLK开始在逻辑低,并停在低后

配置时,器件可能无法配置。这是众所周知的

与XC3000和XC4000 FPGA家族的问题,但是固定的

在XC400 0E系列中。然而,一些XC400 0xL零件

表现出同样的问题。

解决方案

年长的FPGA家族有最低的时间标准

然而,这一点还没有被描述出来。

XC400 0XL。这已经在XC400 0xLA器件中得到了修正。

否定最大TCCL的表征。

XC400 0XL在此类行为中的应用

应该鼓励零件来反转这种感觉。

配置时钟。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:50:33 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它