基础XVHDL:如何保持内部信号名称,使其出现在仿真器中

描述

关键词:内部、信号、名称、XVHDL、仿真

紧迫性:标准

一般描述:
组合逻辑输出的一些内部信号
在仿真器中不会显示为可选择的信号
向XVHDL编译器更改信号的名称。

解决方案

强制Metamor(XVHDL编译器)重命名信号
使用“临界”属性,如下所示。

注意,Meta码库应该在顶部声明。
VHDL文件:

库元;
使用Meta。

属性应该使用如下,并且应该被放置
在架构部分中的“开始”关键字之前。

信号的属性临界值&信号名称>:信号为真;
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:48:08 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它