FPGA配置(仅4000 E)-所有I/O(包括完成)在配置期间为3态

描述

一般描述:

在配置期间,包括完成引脚的所有I/O都用弱拉出3表示。

解决方案

在某些情况下,所有I/O都可能进入弱态的三态。这可能发生在Program(配置器件)期间,或者在器件的重新Program期间。

实际上有第八个保留和未记录的配置模式。这是一种特殊的测试模式,通过保持M0高、M1和M2低,然后使程序引脚Low进入。当这种情况发生时,器件进入测试模式,所有I/O处于三态(具有上拉)状态。该器件停留在测试模式,直到模式引脚改变。

而且,如果模式引脚是浮动的,则器件可能停留在测试模式,直到断电。这就是为什么它是一个很好的理由要么拉或下拉模式引脚到适当的水平为所需的配置模式。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:47:49 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它