0

LATTICE FPGA加载前和加载过程中管脚的输出状态是怎样的？

如题，FPGA加载前和加载过程中管脚的输出状态是怎样的由什么决定的?

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

添加评论
想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png

1 回答

排序依据» 按最早加入 最新问题 最有价值的问题
0
  答案登陆可见 做站不容易，小伙伴支持一下我们吧！
注册
登录
编辑 标为违禁 删除 链接 更多选项...
shawn 头像
添加评论
登录/注册后进行回答
注册
登录

提问工具

1 follower

订阅RSS

统计

已提问: 2017-12-02 09:39:36 +0800

已查看: 25 次

最后更新: Dec 02 '17

相似的问题

lattice ECP5 FPGA 的SERDERS如果不用，那么SERDERS电源和其它SERDERS相关引脚该如何处理？

LATTICE FPGA ECP5 程序可以通过 JTAG下载却不能下载到SPI FLASH里（未加密），请问怎么解决？

lattice fpga crosslink怎样使用内嵌的reveal analyzer逻辑分析仪？

请教大家LATTICE ICE系列FPGA的开发工具iCEcube2 如何调用ModelSim仿真？

请教大家LATTICE ICE系列FPGA的开发工具iCEcube2 如何使用自带的IP？

请教大家LATTICE ICE系列FPGA的ICE40HX1K(CB132) 的LVDS差分对怎么使用？

LATTICE FPGA的DDR3 IP core 可不可以使用93.75M时钟？

LATTICE FPGA块ram使用有什么要注意的吗？

LATTICE FPGA 加载配置及功能管脚有需要特别注意的吗？