M1- QuasSIM板级示意性仿真方法

描述

仿真板级设计需要在导师图形的观点管理的一些知识。建立了两个仿真观点,一个用于功能仿真,另一个用于时序仿真。然后将每个Xilinx组件链接到两个仿真视点中。使用M1,所有的示意性设计都以相同的方式链接到电路板级设计,而不管这些设计是否包含LogiBuxx模块。

该应答记录讨论了仿真视点的创建和管理,以及将Xilinx级功能和时序信息输入到板级视点中。

解决方案

Xilinx级仿真需要的文件

下载以下档案:

http://www. xLimx.com /txPux/Pub/sWelp/Meunt/BoordMeNyM1.TAR.Z

此存档包含以下脚本:

XBVPT

回归模型

非回归模型

GETRIG.NaWK

还包括一个自述文件。

XBVPT(Xilinx板级视点)利用Xilinx仿真模型所需的信息生成或注释功能或计时板级设计视点。ReGMAMP脚本(连同GETReg下标)为设计的每个Xilinx级部分注册仿真模型。最后一个实用工具unGrimeMe,可以快速取消注册Schematic或EDDM。

错误登记时的模型。所有这些脚本都应该放在路径变量中指定的目录中。

生成板级功能和时序视图

在这个示例中,假设您具有以下电路板级示意图:

美元/欧元

产生以下观点:

美元卡/董事会/功能时间

XBVPT脚本简化了视点生成。有关此脚本的使用信息,请在命令行上自己键入“XBVPT”。

1。若要创建函数视点,请键入以下命令:

XBVPT-F$CARDYXYZ/BeldDoux

这就产生了$CARDXYX/BeldDux/函数的观点。注意“-f”是可选的;XBVPT默认为创建函数视图。还要注意的是,组件名称可以是硬名称或软名称。

该脚本将Xilinx特定属性写入到板级视图中。此外,还包括以下设置:

$AdjPixor(“XILIXX-SIMPTYPE”,“函数”,@字符串);

XilinxySimType参数允许Xilinx组件在QuickSim中简单地改变哪个视点被馈送到仿真器中,从而在功能和时序模型之间容易地改变。

注意:如果您已经为您的设计创建了一个板级功能仿真视图(例如MyIObjalAlxLoVIEW),请使用下面的命令将信息注释到您的观点中:

XBVPT-F$CARDYXYZ/BealDoux Myo泛函的观点

2。若要创建时序视点,请键入以下命令:

XBVPT-T$CARDYXYZ/BeldDoux

这就产生了$CARDXYX/BeldDeAux/Times的观点。

该脚本将Xilinx特定属性写入到板级视点中,包括与功能视图相似的$Addio参数设置:

$AdjPixor(“XILIXX-SIMPTYPE”,“TIMEN”,@字符串);

注意:如果您已经为您的设计创建了一个板级时序仿真视图(例如MyTyTimGIN视图),请使用下面的命令将信息注释到您的观点中:

XBVPT-T$CARDYXYZ/BeldDoux MyyTimIGN观点

三。按照下一节中的说明将每个Xilinx组件导入到板级视点中进行仿真。

4。若要在设计上运行特定的仿真,请在QueQuSIM命令行上指定视点名称,而不只是组件名称。例如,运行函数仿真:

PLDYQuICSIM寄宿/功能-提姆单位

运行时序仿真:

PLDYQuiSIM董事会/时间-提姆TYP - CP

注意定时命令结束时的交叉探测开关。当使用交叉探测时,将功能视图加载到DVE中,这样就可以将后端时序结果注释到前端示意图上。

如下一节所解释的,正确的Xilinx模型(用于功能或时序仿真)根据XilinxySimType参数的值自动地被拉入QuasSIM中。

注意:目前在Quicksim没有独立复位Xilinx组件的方法。所有XC2000和XC3000器件必须共享一个通用//GualReSeTB信号,所有XC4000器件必须共享一个通用//GualSaleStutt信号,所有XC5200器件必须共享一个通用//GualRead信号,并且所有XC7000器件最多共享一个公共//PRLD信号。

在电路级仿真模型中引入示意性设计

假设您有下列Xilinx组件:

$CARDXYX/XILIX/IFCTL:XC400 0E设计(实例名称:桥)

1。将这些属性附加到BealDeUX示意图中的FPGA实例:

名字……值……类型

LCAA技术…XC400 0E……串

模型…XILXX-SIMPTYPE…表达式

(这些也可以在符号本身上做出身体属性。)

注意Model属性,它用于在函数和

时序模型。将此属性设置为类型表达式(而不是

字符串)允许动态地改变此属性,如

QuickSim,通过简单地告诉仿真器使用哪个视点。

为功能仿真做准备

2。使用组件界面浏览器添加一个“功能”标签到原来的示意图模型。可以使用ReGeDM脚本来实现这一点:

RIFMODEL -F IFCTL IFCTRL/示意图

(如果你想要的话,你可以离开“示意图”)。

运行ReGeMead之后,您可以查看CiByVIEW.LoC文件并查看如下结构:

**视图

组件IFCTL默认接口为:IFCTL

接口:IFCTL

引脚:

(引脚列表)

身体属性:(列表)

接口模型条目:

模型入口类型模型信息

(名单)

注意,可能有不止一个接口行,您应该关心的接口是默认接口字段中指定的接口。

在界面描述的底部,您将看到以下内容:

0 MGCH符号路径:$ CARDXYX/XILIX/IFCTL/IFCTL

标签:“DeultTySym”

状态:有效的接口;有效的财产

1 MGCI示意路径:$ CARDXYX/XILIX/IFCTL/示意图

标签:“$示意图”示意性“默认”功能

状态:接口无效;对属性无效

ReGMAMP在原始的示意图模型中添加了一个“功能”标签。

我们已经标记的模型可以通过这个实例的任何实例化来访问,这个实例有一个模型=功能属性附加到它。当您告诉QuestSIM在函数的观点下运行时,参数XILIXX-SimType =函数将模型= XILIXX-SIMTYPE(EXP)更改为QuasSIM所看到的模型=功能。然后,QuiSmim拉入原来的示意图,它现在有一个“功能”标签。

现在可以运行QuasSIM进行功能仿真。

为时序仿真做准备

当修改设计的这一部分时,需要在FPGA设计上重新执行步骤3(并且仅步骤3)。

三。在设计已经由FPGA工具实现后,运行NGD2EDF和PLDYEDF2TIM来生成MeNDER EDM模型:

NGD2EDF-W-V导师IFCTL.NGA-IFCTL.EDN

PLDYEDF2TIM-R IFCTL.EDN

要在Xilinx设计管理器/流程引擎中设置供应商开关(“-V导师”),请转到实现选项模板。在界面面板下,更改仿真数据选项:供应商设置为“指导者”。

这将产生带有时间信息的$CARDXYX/XILIX/IFCTLYLIB/IFCTL EDDM单目标网表。

4。像以前一样在CIB中注册原始组件的EDM模型,但不是使用ReMead中的-F选项,而是使用-T选项:

ReGMID-T-IFCTL IFCTLYLIb/IFCTL/VIEWS1

(如果你愿意,你可以离开“/VIEWY1”)。

CibVIEW.LoC文件现在将显示:

2 EDDM1单行对象路径:$ CARDXYX/XILIX/IFCTLYLIb/IFCTL/VIEWS1

标签:“$示意”的示意性“计时”

状态:接口无效;对属性无效

您注册的模型可以通过这个实例的任何实例化来访问,该实例具有一个模型=计时属性。当您告诉QuestSIM在时序视点上运行时,参数XILIXX-SimType = Time:Model=XILIXX-SIMPTYPE(EXP)变成QuoSIM所见的模型=定时。然后,QuigSimm将插入新注册的模型,该模型的标签是“Time'”,这是您如何标记TimSim8生成的模型。

现在您可以运行QuasSIM进行时序仿真。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:40:57 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它