FPGA配置4000/5200——执行FPGA配置的回读/验证

描述

一般描述:

FPGA可以通过一个称为读回的过程来输出它的配置存储器的状态及其触发器、RAM和IOBs的状态。

我如何设置和设计我的XC4000或XC5200 FPGA来执行回读?

解决方案

1。“读回”符号必须在您的示意图或DL描述中实例化。

-将数据引脚连接到一个“OBUF”符号,该符号应该连接到一个“OPAD”符号。

-将CLK引脚连接到一个“iBFF”符号,该符号应该连接到一个“iPad”符号。

-将TIG引脚连接到一个“iBFF”符号,该符号应该连接到一个“iPad”符号。

-您可以选择将RIP引脚连接到一个“OBUF”符号,该符号应该连接到一个“OPAD”符号。

在CLK的上升沿上串行读出数据。

读回是由TIG引脚的低到高过渡开始的,并且TIG引脚上的高到低过渡可以选择性地中止读回。RIP引脚可以可选地用于监视读回是否在进行中。

2。您必须在MaFBIT(XACT 60.1软件)或BitGen(M1软件)中设置一些选项以启用回读。

-设置“-F Read Copy:Enable”选项,使FPGA能够执行回读。

-设置“-F Read CLK:Rdbk”选项,指定使用用户定义的时钟进行回放(推荐)。如果读回符号上的CLK PIN是未连接的*和*,这个选项被设置为“-F Read CLK:CCLK”,那么内部CCLK将被用于对读回数据进行计时。

-如果您想在读取数据时中止读回,则可选地设置'-f Read BoeLt:Eng'。

注意:对于BitGen,你必须使用-G而不是-F。

三。读回比特流将包含两种数据:配置位和状态位。配置位反映了Program逻辑和互连,并且它们在器件工作时应该保持静态。状态位表示内部触发器、RAM和IOBs的状态;这些位随着器件的工作而变化。通过比较读取比特流中的配置位与下载比特流中的配置位,可以确定配置逻辑是否已经改变;例如,可以在放射性环境中发生。通过检查状态位,可以确定FPGA内部的信号的值。

4。若要解码读回位流,可以使用逻辑分配文件(.ll)或掩码文件(.MSK)。

逻辑分配文件是列出所有状态位的位位置的ASCII文件。它还显示了在设计中的信号名称与状态位之间的分配。逻辑分配文件用于探测内部信号。

掩码文件是结构上等价于读回比特流的二进制文件。如果一个特定的位,例如,位538,在掩码文件中具有0,这表明读回比特流中的位538是一个配置位。掩码文件用于验证配置内存没有改变。

若要生成逻辑分配文件,请使用Maple或ByGEN的“-L”选项。

若要生成掩码文件,请使用Maple或MyGEN的“-M”选项。

有关XC4000或XC5200系列器件回放的更多信息,请参阅Xilinx应用程序注释XAPP17:“使用XC4000读回功能”第1页。

HTTP://Addix.xILIX.COM/BVDOCS/AppNOTES/XAPP017PDF

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:36:35 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它