FPGAExpressV1.2:FPGA快车V1.1.2 Verilog或VHDL M1.3流中的LogiBuilx

描述

关键词:FPGAExpress,1.1,1.2,LogiBLOX,黑匣子,黑匣子,
实例化,RAM,ROM

紧迫:热

一般描述:

可以在M1的FPGA Express V1.x VHDL流中使用LogiBuxx。
一般来说,没有真正的理由使用LogiBuxx,因为期望的逻辑
可以在用户的VHDL代码中描述一个例外:如果用户有
创建RAM或ROM.块

解决方案

如何在FPGA Express V1.2 M1.3 VHDL流程中实例化LogiBuxx

(1)首先,运行LogiBuxx,并至少确保
创建了NGO和.VHI(VHDL模板文件)。使用时
LogiBoLx,选择“SyopSys”作为供应商并使用默认值
总线符号。

(2)在.VHI文件中,使用
LogiBuxx模块并将其放置在“架构”中
将实例化LogiBoLx;此组件声明必须
在“开始”线之前的建筑内
“建筑”

(3)在.VHI文件中,采用组件实例化和
从步骤开始放置在建筑中的“开始”线之后
(2);在组件实例化中,需要添加
连接到LogiBuxx引脚的端口/信号的名称。

(4)对任何其他LogiBox组件重复步骤(2)和(3)
您需要在VHDL代码中实例化。

(5)在FPGA Express中创建项目并分析所有
VHD文件。

(6)VHDL文件分析完成后,
实现设计。

(7)在实现设计后,双击
实现并选择“模块”选项卡。这将列出
设计中的所有组件,包括实例化的
洛基布洛克斯实例化的LogiBuxx将被报告为
“未链接”。

单击相邻的单元格保存此模块
“未链接”LogiBox模块。下拉菜单会出现。
选择保存。对其他任何LogiBoxx模块进行此操作
你的设计。保存实现更改。

(8)优化FPGAExpress的设计,然后写出
XNF文件。

(9)检查FPGAExpress生产的XNF文件。确保
对每个实例化都存在一个Sym记录
您的设计中的LogiBuxx模块。FPGAExpress不应该写
为您的设计中的每个LogiBuxx模块输出.xnf文件。

(10)用Express制作的.xnf文件(有时是FPGA)
Express编写由XNF原语组成的XNF文件,像
LDM1.xnf),运行M1核心工具来放置和路由。

如何在FPGAExpressV1.1.2 M1.3的Instantiate LogiBLOX
Verilog流

(1)首先,运行LogiBuxx,并至少确保
创建NGO文件和.VEI(Verilog模板文件)。什么时候?
使用LogiBuxx,选择“SyopSys”作为供应商并使用
默认总线符号。

(2)在.VEI文件中,剪切并粘贴实例化部分。
将VEI文件放入Verilog代码中。不要使用
.VIi文件中的LogiBoLX模块的模块定义。
将实例化代码从.VEI文件连接到
您的Verilog代码中的ReG/电线/端口。

对将使用的每个LogiBuxx模块重复此步骤
在你的Verilog代码中。

(3)在FPGA Express中创建一个项目并分析所有的V.
文件夹。

(4)在分析Verilog文件完成后
FPGAExpress,实现设计。

(5)在实现设计后,双击
实现并选择“模块”选项卡。这将列出
设计中的所有组件,包括实例化的
洛基布洛克斯实例化的LogiBuxx组件将是
报告为“未链接”。

单击相邻的单元格保存此模块
“未链接”LogiBox模块。下拉菜单会出现。
选择“保存”。为其他任何LogiBox模块执行此操作
在您的设计中实例化。保存实现更改。

(6)优化FPGAExpress的设计,然后写出
XNF文件。

(7)检查FPGAExpress生产的XNF文件。确保
对每个实例化都存在一个Sym记录
设计中的LogiBuxx模块。FPGAExpress不应该写
为您的每个LogiBuxx模块输出一个XNF文件
设计。

(8)用Express制作的XNF文件(有时是FPGA)
Express编写由XNF原语组成的XNF文件,像
LDK1.xNF用于4KE锁存器,运行M1核心工具来放置和
布线。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:36:04 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它