4.1IXC4000 MAP-“错误:BASTE:125 - RLC值的R62C2.FFY”CLB……在RPM……设计太大,对于给定的器件和包“(不能配合设计)。

描述

关键词:映射、拟合、优化、核心发生器、COREGen

紧迫:热

一般描述:
MAP失败有以下错误:

错误:BASTE:125——CLB上的“R62C2.FFY”的RLC值。在RPM……
对于给定的器件和封装,设计太大。
请查看设计摘要部分以获取更多信息。
如果您的设计需要更多的CLB和/或IOBs,那么当前的目标器件,相应地选择一个新的器件。或者,你可以尝试重新设计你的逻辑,这样它就不需要那么多的资源。

注意:虽然设计不适合目标器件,但仍会写入NCD文件,以允许您在需要时执行初步时序和映射分析。

解决方案

如果你必须使用当前的目标器件,下面的建议可以帮助你适应设计。

1。使用“-r”命令行选项关闭寄存器排序。消除需要物理映射数据寄存器触发器的顺序提供更多的映射灵活性,这可能允许更多的逻辑适合于设计。

2。设置环境变量LaTeHeBuSux-对(例如,L&PT),StEnV LATEYBUSSION对SPARCSTATS。&输入/输出;

这禁用了一些映射做触发器/TBUF对齐的尝试,并将工作推迟到平局。这可能会给映射带来更多的灵活性。然而,将此负担添加到PAR中可以防止PAR成功运行。

三。设置环境变量nfMAP(例如,lt;输入& gt;)SETENV NOFMAP”& lt;/in & StcStand。

这告诉映射忽略所有用户映射信息(FMAP和HMAPs)。如果设计包含映射进位逻辑,则不推荐NFMAP。

4。使用“-pr i o o b”(例如,“-pr b”)选项将触发器合并到IOBs(输入、输出或两者)中。这可能会降低CLB使用率。

5。用“-OS区域”选项优化区域设计。

6。使用“-OE高”选项以高的努力优化设计。

7。使用“-k”将逻辑映射到五个输入函数中。

**建议5和5月6日导致一些网在时序仿真中是不可访问的。

错误参考文献16845
RSISTIM/KL

另一种可能性是,您的设计包含逻辑,具有位置约束(无论是位置还是RROCS),它将逻辑约束到超过目标器件中可用的CLB行数的行(例如,COREGEN或具有RCORs或STOR的用户模块)。换句话说,宏对于目标器件来说太高了。

选项包括:

1。瞄准一个“高”部分(一个有更多的行)。

2。如果错误是由于LOC约束所施加的限制,则将其从设计中移除并重新处理。(你可能会遭受打击。在某些情况下,这也可能使设计更难路由。

三。如果错误是由于RLC(相对位置)约束所施加的限制,请在运行MAP时指定“-IR”选项,以便MAP不使用RRACS生成RPM。(再次,性能可能会受到影响,或者如果您指定此选项,设计可能更难路由。)

4。在某些情况下,有可能使用相同类型的两个或两个以上更小的内核和一些附加逻辑来实现相同的功能。例如,乘法器可以沿着它们的数据宽度分裂,并且两个或更多更小的乘法器可以并行处理数据。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:31:41 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它