NC Verilog,NCELAB -“*F,Copss:在一个或多个模块上缺少时间刻度指令”

描述

一般描述:

当用NC Verilog仿真时,下面的误差意味着什么?

“NCELAB:*F,Copss:在一个或多个模块上缺少时间刻度指令.”

解决方案

可以在任何文件中声明“时间刻度”。

UNISIMS具有100PS/10ps。

SIMPILs有1PS/1ps。

GLBL V具有100PS/10ps。

所有时间刻度指令的最小精度决定了仿真的时间单位。例如:

时间刻度1纳秒/ 10 ps

模1();

终端模块

时间刻度100纳秒/ 1纳秒

模2();

终端模块

时间刻度1 ps / 100 fs

模3();

终端模块

第一时间尺度指示模块1的时间单位为1 ns的倍数,并且精确到10 ps。因此,仿真器的最小时间步长为10 ps。

第二个时间尺度为100纳秒/ 1纳秒。因为1 ns大于10 ps,最小的时间步长保持10 ps。

第三个时间尺度为1 ps/100 fs。因为100 fs小于10 ps,所以最小仿真器时间步长现在变成100 fs。

时间刻度编译器指令是可选的。不包含此的设计不需要修改,并且使用1 ns / 1 ns的缺省值。但是,如果设计包含了任何模块定义的“时间刻度编译器指令”,那么所有其他模块的定义也需要这样做。否则,NC Verilog将此标记为一个错误。

可以向NCELAB发出-TimeSCAPE选项,而不是向所有模块添加“时间刻度指令”。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:29:31 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它