VeliLog-XL:错误!模块(…)有一个“时间刻度指令”,但以前的模块没有

描述

关键词:Verilog、Verilog XL、时间刻度

紧迫性:标准

一般描述:
当用Verilog XL仿真时,下面的误差意味着什么:

错误!模块(…)有一个“时间刻度指令”,但以前的模块没有

解决方案

时间刻度编译器指令是可选的。设计不
包含这不需要修改和默认的1纳秒/ 1纳秒被使用。
但是,如果设计包含任何时间刻度编译器指令
模块定义,那么所有其他模块定义也需要这一点。
否则,Verilog XL将此标记为一个错误。

可以在任何文件中声明“时间刻度”。

UNISIMS具有100PS/10ps。
SIMPILs有1PS/1ps。
GLBL V具有100PS/10ps。

所有时间刻度指令的最小精度决定时间。
仿真单元。例如,

时间刻度1纳秒/ 10 ps
模1();

终端模块

时间刻度100纳秒/ 1纳秒
模2();

终端模块

时间刻度1 ps / 100 fs
模3();

终端模块

第一个时间刻度指示模块1的时间单位为倍数。
1纳秒,它精确到10 ps。因此,最小的时间步长为
仿真器为10 ps。

第二个时间尺度为100纳秒/ 1纳秒。由于1纳秒大于10 ps,
最小的时间步长保持10 ps。

第三个时间尺度为1 ps/100 fs。由于100 fs小于10 ps,
最小的仿真器时间步长现在变成100 fs。


编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:27:39 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它