FPGA /设计编译器:如何在SyoSype FPGA编译器或设计编译器中指定转换速率?

描述

关键词:FPGA编译器,转换速率,回转控制,SyoPysS,编译器

SyopSyS和Xilinx以相反的术语定义转换速率。SyopSyS使用SLW控件,而Xilinx使用Surw率。

例如,SyopSOS高摆控制相当于Xilinx慢摆率。通过相同的定义,SyopSype无或低摆控制相当于Xilinx快速转换速率。

解决方案

在编译器脚本中使用以下命令:

StypPADY-型高电平输出()
/*设置所有输出的转换速率以减慢* /

StyPADHype类型Surrter No.{PosiNord}
*将某些输出的转换速率设置为快速*/

欲了解更多信息,请参阅SyopSysFPGA接口/教程指南页5-9至5-15。

注意:这些脚本指令不适用于VyTeX设计。解决方法是在需要的地方实例化适当的缓冲区(即OBUFFIF),然后修改脚本以排除在StestPurthIsPad Pad阶段中的那些端口。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:25:33 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它