M1V系统:VHDL/重要RAM不能正确仿真或响应HPUX上的刺激

描述

关键词:VHDL、VILL、V系统、RAM、HP、HPUX、仿真、SIMPRIM、模型技术

紧迫:热

一般描述:

当仿真M1后综合时,这个问题可能发生在V系统中。
功能或路由后时序模型,即使用的任何仿真模型
M1VHDL/活力SIMPRIMS。

在V系统下,RAM不能正确地仿真或响应输入刺激。
在HP工作站上。(奇怪的是,他们模仿其他人。)
存储在RAM中的信息可以保持在其
初始值,甚至在尝试将新数据写入RAM之后。

解决方案

这个问题是由于对函数调用的误解而引起的。
V-系统的重要加速引擎。四处工作
这个问题,必须重新编译这个函数,以便它被解释。
标准(非生命)VHDL解释器。这是用无生命的东西来完成的。
在VCOM中切换,例如:

VCOM -工作SimPRIM - NoVal活力ValalStestabl
$ Xilinx/VHDL/SRC/SIMPRIMS/SimPrimthVITAL.VHD

如果VHDL SIMPRIM库不是本地的或可写入目录,则
命令必须由系统管理员执行。

注:这可以理论上降低V系统的性能。
仿真器,因为VITALSTATETABLE功能将不再使用
生命加速这种表现的程度还没有达到。
量化。

有关编译HDL模型的更多信息,请参见Xilinx解决方案1923。
这个问题应该在即将到来的MODESIM版本5中被修正。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:03:24 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它