CPLD XC9500/XL/XV系列-如何处理未使用的I/O引脚?

描述

如何处理XC9500系列器件的未使用引脚?在配置之前和配置过程中,它们的状态是什么?

解决方案

Xilinx建议将任何未使用的引脚绑在电路板接地或电路板上。这将有助于减少与地面反弹和噪音有关的问题。不这样做不会损害器件。

Xilinx设计工具有一个“创建可Program接地引脚”的选择特性。如果选择这个选项除了将未使用的引脚绑到地上,它将更有益于噪声和接地反弹问题,因为这些引脚将连接到CPLD中的接地。

XC9500 5V CPLD:

XC9500器件中未使用的I/O引脚是浮动的,除非整个功能块是空的;然后,在该功能块中的每一个I/O上都有一个上拉。这也是配置之前和期间的情况。

如果选择软件中的“创建可Program接地引脚”选项,所有未使用的I/O引脚将在内部接地。

9500 XL/XV 3.3V/2.5V CPLD:

未使用的功能块中未使用的I/O引脚以弱的上拉方式浮动。这也是配置之前和期间的情况。

在使用的功能块中未使用的I/O引脚具有启用总线保持电路(可以在设计工具中禁用)。

有关总线保持逻辑的更多信息,请参见(赛灵思解答5175)在设计工具中选择“创建可Program接地引脚”选项,所有未使用的I/O引脚将在内部接地。

对于其他常见的CPLD问题,请参见CPLD技术提示FAQ:(赛灵思解答24167)

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 14:02:39 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它