我如何阻止LeonardoSpectrum插入BUFG?

描述

关键词:BUFG,插入,ViTEX,预防,无

紧迫性:标准

一般描述:
如何防止LeonardoSpectrum插入BUFG?

解决方案

将“Buffrsi-sig”属性作为综合指令。有关传递属性的更多信息,请参阅LeaRooSpCurrUm参考手册。

VHDL:

库IEEE;
使用IEEE.STDYLogiCy1164.ALL;

实体FF是
端口(D,CLK:在STDYLogic中;
问:输出STDYLogic);

结束实体;

FF的体系结构

属性Buffer-Sig:字符串;
CLK的属性Buffer-Sigg:信号为“无”;

开始

进程(CLK)开始
如果CLK'事件和CLK =“1”,那么
q=D;
如果结束;
结束过程;

架构结束;

将“Buffrsi-sig”属性作为综合指令。有关传递属性的更多信息,请参阅LeaRooSpCurrUm参考手册。

Verilog:

模块FF(D,CLK,Q);

输入D,CLK;
输出Q;

Req;

总是@(POSSEDGE CLK)Q & lt;= D;
//示例属性CLK Buffelsig Sig-No

终端模块
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 13:58:52 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它