4.2i基础——当我将LOC约束放置在IPAD4/8/16、OPAD4/8/16或Iopad/4/8/16组件上时,忽略了LOCs。

描述

关键词:LOC、宏、IPAD8、OPAD8、IPAD16、OPAD16、IPAD4、OPAD4、约束、属性、PIN、位置

紧迫性:标准

一般描述:
我在Xilinx库(IPAD4/8/16、OPAD4/8/16和IOPAD4/8/16)上对总线I/O焊盘设置位置约束(LOS),但忽略了这些位置。

解决方案

解决这个问题的一种方法是将Xilinx库组件复制到用户库中,这样就可以编辑下面的示意图,添加LOC属性。

您可能需要对组件进行多个副本。例如,如果您希望放置两个IPAD4组件,每个组件具有不同的LOC属性集合,则必须在IPAD4中复制两个副本,并在每个区域中放置不同的位置。(请参阅(赛灵思解答1657)有关复制Xilinx库组件的说明。

复制组件后,在符号下编辑示意图以添加LOC属性:

1。打开原理编辑器。
2。选择文件-gt;打开并从宏列表中选择复制的宏。
三。将LOC属性添加到各个PAD符号中。

您也可以使用LogiBuxx实用工具来解决这个问题。(注意:LogiBoLx仅适用于FPGA设计。)

1。在基础项目管理器中,选择工具-GT;LogiBLOX。
2。选择模块类型-& GT;焊盘(输入、输出或双向)。
三。PAD LOC属性指定I/O焊盘的PIN位置。

要将位置分配给特定的位,用位标识符先行定位。可以使用一个周期作为分隔符来分配多个位。例如,总线宽度为8位时,您可以具有以下任务:

PADYOLC=0:P44.2: P45.7:P46

该规范将位0分配给焊盘44、位2至焊盘45、以及位7至焊盘46。

注意:逗号将不能作为位分配之间的分隔符。

使用UCF(用户约束文件)。

例如,一个名为“A[7:0]”的总线(在IPAD8/OPAD8和iBF8/OBUF8之间)可以通过UCF中的以下语法被PIN锁定:

净a<7 & gt;LOC=p18;
净a<6 & gt;LOC=P19;
净a<5 & gt;LOC=P20;
净a<4 & gt;LOC=p23;
净a<3 & gt;LOC=p24;
净a<2 & gt;LOC=P25;
净a<1 & gt;LOC=p26;
净a<0 & gt;LOC=p27;

如果PAD处于较低层次结构(即,除了顶层以外),则使用以下语法:

Net StaseNo.No./A0LOC= P15;

其中,StasyNoNess是层次块的名称,A0是AB总线的0位。请注意,不应使用角括号& lt;及围绕总线的位数。

如果你正在设计一个CPLD,你也可以使用GYD文件来锁定你的PIN。

当设计符合要求时,自动生成GYD文件,并包含所设计的销。若要修改或更改PIN赋值,请使用文本编辑器编辑.GYD文件。

修改GYD文件后,当实现设计时,请确保在“实现选项”对话框中选择适当的GYD文件。这将确保在GYD文件中使用PIN OUT。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-29 13:56:33 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它