0

LATTICE FPGA DDR3的时钟P，N端接反会导致什么问题？

DDR3的时钟P，N端反接。会导致什么问题？

LATTICE FPGA DDR3的时钟P，N端接反会导致什么问题

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
ii1397 头像
添加评论
微信扫码加入我们的圈子! shawn的FPGA圈.png

2 回答

排序依据» 按最早加入 最新问题 最有价值的问题
2
  答案登陆可见 做站不容易，小伙伴支持一下我们吧！
注册
登录
编辑 标为违禁 删除 链接 更多选项...
ganh 头像
添加评论
0

难道会没有时钟？？？？？？？

编辑 标为违禁 删除 链接 更多选项...
yinhk 头像

评论

时钟有 我0~3地址写0001000200030004 读出来 0002000300040005 读出来的结果偏移一个地址

ii1397 头像ii1397 ( 2017-11-04 18:43:48 +0800 )编辑
添加评论
登录/注册后进行回答
注册
登录

提问工具

1 follower

订阅RSS

统计

已提问: 2017-11-04 18:42:00 +0800

已查看: 174 次

最后更新: Jan 06 '18

相似的问题

1080p,24bit, 60fps的图像实现横屏转竖屏可以用XC6SLX16或者ECP5-25外挂一片16bit的DDR3吗？

FPGA 连DDR3存储器时为什么与DDR3在同一bank上不用的IO口也连接了1.5V，不知道何意。

LATTICE DDR3 控制器的地址构成（映射）是怎样的？

DDR3 Memory DIMM存储器的 rank指的是什么？

LATTICE FPGA的DDR3 IP core 可不可以使用93.75M时钟？

LATTICE FPGA 如果DDR3的时钟是40.96对DDR3接口有什么影响（DDR接口按100m例化）？