首次访问?先看看 站点介绍吧
DDR3的时钟P,N端反接。会导致什么问题?
难道会没有时钟???????
时钟有 我0~3地址写0001000200030004 读出来 0002000300040005 读出来的结果偏移一个地址
订阅RSS
已提问: 2017-11-04 18:42:00 +0800
已查看: 157 次
最后更新: Jan 06 '18
1080p,24bit, 60fps的图像实现横屏转竖屏可以用XC6SLX16或者ECP5-25外挂一片16bit的DDR3吗?
FPGA 连DDR3存储器时为什么与DDR3在同一bank上不用的IO口也连接了1.5V,不知道何意。
LATTICE DDR3 控制器的地址构成(映射)是怎样的?
DDR3 Memory DIMM存储器的 rank指的是什么?
LATTICE FPGA的DDR3 IP core 可不可以使用93.75M时钟?
LATTICE FPGA 如果DDR3的时钟是40.96对DDR3接口有什么影响(DDR接口按100m例化)?