首次访问?先看看 站点介绍吧
如图,请问下,Time to declare TX PLL lock : 1,400,000 UI,这个UI是什么意思。。
匿名
对FPGA来说是一个完整采样窗口,在serdes里有使用。
这么多个基本时钟单元吧,1/148.5m 就是1080p60的一个pclk的UI时间
订阅RSS
已提问: 2017-11-04 16:15:42 +0800
已查看: 62 次
最后更新: Nov 05 '17