-3

always @(posedge clk or posedge clr);这个clk和clr是不是必须同步的上升沿信号?

always @(posedge clk or posedge clr);这个clk和clr是不是必须同步的上升沿信号?

为啥or呢?为了保证安全?

为啥不always @(posedge clk);或者干脆always @(posedge clr);

我是看了一个例子

有些不明白

一般情况下是一个posedge/negedge clk or 一个negedge rst信号是哇

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
0
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
shawn 头像
0

如果你不想遵循VERILOG 20001规范,你可以写任何ASCII文本,通过翻译脚本翻译成固定逻辑。如果不是,就按照规范搞。

编辑 标为违禁 删除 链接 更多选项...
yinhk 头像
0

没关系

or 表示或的关系

两个的上升沿 都希望它们触发啊

编辑 标为违禁 删除 链接 更多选项...
ii1397 头像
0

语法先了解

or还可以换成,逗号,不要问问什么,语法规定就是这样,就像1+1等于2,为什么不等于3,按照规定就好

编辑 标为违禁 删除 链接 更多选项...
wuzhihua2 头像
登录/注册后进行回答

提问工具

1 follower

统计

已提问: 2017-10-24 12:54:17 +0800

已查看: 177 次

最后更新: Jan 06 '18