在VIEW合成中指定FDCE

描述

有两种方法来指定带有时钟使能线的寄存器。

解决方案

实例化:

FDCE有一个隐藏的引脚(“GSR”的XC4000和“GR”的
需要在组件中列出的XC3000和XC5200
定义。

XC4000设备的示例:

图书馆综合体;
使用Soal.STDCONALL;

SW7GGSR实体
端口(CLK):在STDYLogic中;
在StdLogic中;
清楚:在STDYLogic中;
SW:在STDYLogic中;
SWI:输出STDYLogic;
结束SW7GGSR;

SW7GGSR的体系结构RTL

组件FDCE
端口(CLR):在STDYLogic中;
CE:在STDYLogic中;
在STDYLogic中;
C:在STDYLogic中;
GSR:在STDYLogic中;偷偷摸摸——
问:输出STDYLogic);
端部元件;

开始
FDCEIN:FDCE端口映射(清除,CLKE,SW,CLK,‘0’,SWI);

结束RTL;

使用时钟使能的行为描述
异步复位

图书馆IEEE;
使用IEEE.STDYLogiCy1164.ALL;

实体同步

端口(DIN,CLK,CLKE,复位:在STDYLogic中;
DOUT:输出STDYLogic);
结束;

同步的体系结构行为
开始
过程
开始
等待(撬动(CLK)或重置=1’);
如果重置=“1”,那么
DUT & lt;=‘1’;
否则
如果CKK=
DUT和DIN;
如果结束;
如果结束;
结束过程;
结束行为;
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-28 22:09:15 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它