PROSIM,VIEWSIM:使用Lilinx FPGA模拟使用Load命令

描述

对于视图逻辑使用Load命令经常混淆。
模拟。下面是在视图逻辑中找到的命令的说明
文档。Load命令指定一个输出的值
RAM / ROM组件在指定地址(ES)。

解决方案

以下是VIEWLogic文档中的示例1:

ValoBuf(0:255)AA\H

这个命令加载8位宽RAM或ROM与十六进制输出AA
每个位置在0和255之间。对于XC4000模拟所有的记忆
是1位宽。对于XC4000设计,即使是多比特宽度输出也是
作为单个输出存储器的宏生成。这些意味着所有的记忆
将从16x1或32×1内存组件,所以输出
定义的应该始终是一位宽。所有16位存储器将作为
许多16个Load命令要初始化,所有32位内存都将占用。
多达32个Load命令初始化。(只有这样,才能减少)
仅当有相同输出的相邻位置时)

例如,使用一个具有init=aaaA属性的16x1只读存储器。(成立)
ROM中的每个相邻位都是相反的)初始化ROM的方法
在视图逻辑模拟中将是:

Load M VooBuf/ROM(0:0)0
Load M VooBuf/ROM(1:1)1
Load M VooBuf/ROM(2:2)0
Load M VooBuf/ROM(3:3)1
Load M VooBuf/ROM(4:4)0
Load M VooBuf/ROM(5:5)1
Load M VooBuf/ROM(6:6)0
Load M VooBuf/ROM(7:7)1
Load M VooBuf/ROM(8:8)0
Load M VooBuf/ROM(9:9)1
Load M VooBuf/ROM(10:10)0
Load M VooBuf/ROM(11:11)1
Voad BooBuf/ROM(12:12)0
Load M VooBuf/ROM(13:13)1
Load M VooBuf/ROM(14:14)0
Load M VooBuf/ROM(15:15)1

只需要一个Load命令的示例是一个ROM,其中所有的
输出是相同的。(init=FFFF或init=0)的视图逻辑命令
16x1 ROM的所有值设置为1的情况将是:


Load M VooBuf/ROM(0:15)1


当人们使用MeMGEN或XBLUX生成ROM时,创建一个.xmm文件。
这将初始化记忆。然而,当添加离散存储器时
对于一个示意图,期望用户能够使用Load命令。
初始化他们的模拟。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-28 21:51:44 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它