XActudioX.QuixSIM：Xilinx FPGA和CPLDs的板级仿真
描述
关键词：仿真、QuigSIM、板级、导师紧迫性：标准
模拟板级设计需要一些知识的观点
导师制管理。创建了两个仿真视图，一个
用于功能仿真和定时仿真。每一个锡林斯
然后将组件链接到两个仿真视图中。进入的方式
每个Xilinx设计链接到每个顶层视图取决于
Xilinx组件是否是FPGA的全部示意图；
Xabel.或XNF组件；或CPLD。
应用浅谈仿真的创建与管理
观点，以及输入Xilinx级定时信息
进入板级的观点。
解决方案
一
生成板级功能和时序视图在这个示例中，假设您具有以下电路板级示意图：
美元/欧元
产生以下观点：
美元/证券/功能
计时
在启动此过程之前，请从
Xilinx下载区：
http://www. xLimx.com /txPux/Pub/sWelp/Meunt/BoordMeNeXx.To.z
这个存档包含脚本：
AddixXILXX-Fask.DO
AddixIxIxxTim.DO
雷格姆
GETRIG.NaWK
不复存在
还包括一个自述文件。
DO文件是一个丰富的脚本，它将信息添加到
功能和时序仿真的板级仿真观点。
ReGsHEM和GETReg脚本注册创建的仿真模型
FncSIM8和TimSim8到原始组件，以便它们可以引用
根据你的功能和时间观点。最后一个实用程序，unrggestm，
让您快速注册未注册的模式模型。
一旦提取这些文件，就执行以下步骤。
1。从命令行调用独立的设计视点编辑器：
DVE
2。若要创建功能性视图，请从DVE调色板中选择Open VPT
在对话框中输入：
组件名称：$CARDYXYZ/BealDeAux
观点：功能
三。输入非Xilinx组件所需的视点信息
在设计中，如果有的话。见供应商谁提供您的非Xilinx
更详细的仿真模型。
4。在DVE中运行下载的AdjxILIXX.Fask.DO脚本
Xilinx FTP站点，通过键入：
DoFier-AddixXILXX-Fask.DO
（命令弹出将在您开始键入时启动。）
该脚本将Xilinx特定属性写入到板级。
观点。此外，还包括以下设置：
$AdjPosiple（“LCAA-SIMTYPE”、“函数”、@字符串）；
LCAI-SimType参数允许Xilinx组件易于更改。
从功能到时序模型Quicksim的简单变化
视点被馈送到模拟器中。
通过选择DVE中的保存VPT按钮来保存设计视点
调色板。
5。对于新的观点重复步骤2-4。这一次，当你打开VPT时，
键入以下信息：
组件名称：$CARDYXYZ/BealDeAux
观点：时机
现在运行计时视点脚本，AddixIxIxxTim.do:
DoFILE AddixXILIXXIMTIM.DO
6。退出DVE。
注意：如果您已经为您设置了功能和时序视图
板级模拟，当输入信息时使用这些
步骤2。
7。按照决议2至4的指令导入每一个Xilinx
组件进入板级视点进行仿真。每一个
解决方案描述了一种基于
组件是FPGA（有或没有XBLUX）还是CPLD。
8。要在设计上运行特定的仿真，请指定视点名称
在QuigSIM命令行上，而不仅仅是组件名。为了
例如，运行函数模拟：
提姆功能单位
运行时序仿真：
QuiSIM董事会/时间-提姆泰普
如以下决议中所解释的，正确的Xilinx模型（对于
功能或时序模拟自动被拉入QuasSIM
基于LCAI-SimType参数的值。
注意：目前没有独立的方法来重置Xilinx组件。
QuixSim.所有XC2000和XC3000设备必须共享一个通用//GualRealeTB
信号，所有XC4000设备必须共享一个通用//GULALSATSESET信号，所有
XC5200设备必须共享一个通用//GualRead信号，以及所有XC7000
设备大部分共享公共/PRLD信号。
二
导入不包含XBLUX、XABEL或XNF模块的FPGA设计假设您有下列Xilinx组件：
$ CARDXYX/XILIX/PROC／处理器：XC5200设计
（实例名称：定序器）
1。将这些属性附加到BealDeUX示意图中的FPGA实例：
名称值类型
LCAX技术XC5200字符串
模型缺省字符串
（这些也可以在符号本身上做出身体属性。）
为功能模拟做准备
没有别的事可做了，所有的模型都已经建立起来了。快讯
只需读取原始示意图设计来模拟系统
适当地。
现在可以运行QuasSIM作为功能，如在解决方案1中。
为时序仿真做准备
第2步（并且只有步骤2）将需要在FPGA设计上重新运行。
这部分的设计被修改了。
2。在设计已经放置和路由由FPGA工具，运行
TIMSIM8与-O（使用原始）选项，例如：
TimSim8处理器-O
这将生成.MBA（Meor or Bead注释）文件，这将是
下一步导入到板级仿真的观点。
三。像以前那样调用DVE，然后打开计时板级视图。
（组件：$CaldXYZ/BealDeAux，观点：计时）。
4。选择文件-gt；后注释-gt；导入…并输入以下内容
对话框中的信息：
ASCII BA文件：$ CARDXYX/XLIXX/PROC/PROCEDRO.MBA
BA名称：$CARDXYZ/BealDoux/计时/序列器
导入上下文：/定序器（符号的实例名）
5。保存视点并关闭DVE。
现在可以运行QuasSIM作为时序1。
三
导入包含XBLUX、XABEL或XNF模块的FPGA设计假设您有下列Xilinx组件：
$ CARDXYX/XILinx/DSP/DSPAX过滤器：XC400 0E XBLUX设计
（实例名称：筛选器）
为了防止FNCIMS8创建的SIMDIR目录的“冲突”，每个
XBLX FPGA设计必须放在自己的目录中。这就是为什么
是位于该组件所在的$CARDXYZ/XILIX下面的目录。
（例如，如果您有另一个XBROX设计，您可能已经把它放进去了。
Xilinx推荐所有输入。
输出垫位于FPGA设计的顶层；没有输入，
应该使用输出或BiDiRiIO符号。
1。将这些属性附加到BealDeUX示意图中的FPGA实例：
名称值类型
LCAX技术XC400 0E串
模型LCAA SIMPLE表达式
（这些也可以在符号本身上做出身体属性。）
注意Model属性，它用于在函数和
时序模型。将此属性设置为类型表达式（而不是
字符串）允许动态地改变此属性，如
Quicksim，通过简单地告诉模拟器使用哪个视点。
为功能模拟做准备
第2步（并且只有步骤2）将需要在FPGA设计上重新运行。
这部分的设计被修改了。
2。运行MN2XNF8和FNCIMS8- O上的DSPJ滤波器设计正常。
MEN2XNF8-P4013EHQ2404-DSPAL滤波器
FNCSIM DSPA滤波器-O
这就创建了一个功能模型：$ CARDXYX/DSP/SIMDIR/DSPY过滤器。
三。使用组件界面浏览器将这个新模型添加到模型中
FPGA组件的注册表。你可以用ReScEm来做到这一点。
在BoADMENT.TAR.Z档案中提供的脚本：
RelsHEM-F DSPIR滤波器SIMDIR/DSPIG/示意图
（如果你愿意的话，你可以离开“示意图”）。
运行ReGsHEM后，可以查看CiByVIEW.LoC文件并查看
列表结构如下：
**视图
组件DSPGL默认接口是：
接口：DSPL滤波器
引脚：
（引脚列表）
身体属性：（列表）
接口模型条目：
模型入口类型模型信息
（名单）
注意，可能有不止一个接口线；
关心是在默认接口字段中命名的。
在界面描述的底部，您将看到以下内容：
0 MGCK符号路径：$ CARDXYZ/DSP/DSPYMPLAS/DSPIR滤波器
标签：“DeultTySym”
状态：有效的接口；有效的财产
1 MGCL示意路径：$ CARDXYX/DSP/DSPAL滤波器/示意图
标签：“$原理图”示意性“默认”
状态：接口无效；对属性无效
2 MGCL示意路径：$ CARDXYX/DSP/SIMDIR/DSPHI滤波器/示意图
标签：“原理图”的“功能性”
状态：接口无效；对属性无效
模型条目2已由ReGHEM命令添加了一个标签
“功能性”。
您注册的模型可以通过任何实例化来访问。
这个实例有一个模型=函数属性附加到它。
当您告诉QuestSIM在函数视图上运行时，参数
LCAA-SimType =函数更改模型= LCAA-SIMTYPE（EXP）成为
模型=功能，如QuigSIM所见。QuigSIM然后拉进新的
标记为“功能”的注册模型，这是您如何标记的
FNCIM8生成的模型。
现在可以运行QuasSIM作为功能，如在解决方案1中。
为时序仿真做准备
第4步（并且只有步骤4）将需要在FPGA设计上重新运行。
这部分的设计被修改了。
4。在设计已经放置和路由由FPGA工具，运行
TimSIM8与-G（自动生成）选项，例如：
TimSim8 DSPA滤波器-G
这将产生一个$CARDXYX/XILinx/DSP/DSPJFilter
信息。
5。将该模型与CIB中的原始组件一样注册，但
使用-t选项，而不是在ReGSEM中使用-f选项：
DSPL滤波器DSPFILTYTIM/示意图
CibVIEW.LoC文件现在将显示：
3 MGCI示意路径：$ CARDXYX/XLIXX/DSP/DSPFilter
标签：“$示意”的示意性“计时”
状态：接口无效；对属性无效
您注册的模型可以通过任何实例化来访问。
这个实例有一个模型=定时属性附加到它。什么时候？
您告诉QuestSIM在时序视图上运行，参数
LCAA-SimType =定时更改模型= LCAA-SIMTYPE（EXP）成为
模型=按QuigSIM查看的时间。QuigSIM然后拉进新的
标记为“计时”的注册模型，这是您如何标记的
生成TimSIM8的模型。
现在可以运行QuasSIM作为时序1。
四
导入CPLD设计假设您有下列Xilinx组件：
$ CARDXYX/Xilinx/ICF/IFX控件：XC7300设计
（实例名称：控制器）
1。将这些属性附加到BealDeUX示意图中的FPGA实例：
名称值类型
LCAX技术XC7000字符串
模型LCAA SIMPLE表达式
（这些也可以在符号本身上做出身体属性。）
注意Model属性，它用于在函数和
时序模型。将此属性设置为类型表达式（而不是
字符串）允许动态地改变此属性，如 ...
添加评论
