不能指定未绑定快速输出使能(FEE)。

描述

XC7354PC44和XC732PC68都只有一个FE引脚(FE0)。
FE1 I/O块没有连接到封装引脚。因为敌人也可以
连接到一个PIN或内部逻辑,用户会期望一个敌人在一个
非绑定I/O块可用于连接内部逻辑。虽然它
在未绑定的I/O块中物理上可以使用未绑定的敌人。
XePLD,目前没有办法在任何设计条目中指定它们的使用。
方法。

XePLD软件的未来版本将解决这个问题。

解决办法是存在的。(见下面的决议1)

1)锁定所有的销在设计中。

2)使用可编程逻辑数据手册中的引线表来映射
设计引脚到一个更大的封装。例如,引脚68上的
732PC68将映射到一个737 2PC84引脚84。

3)处理设计并创建PRG文件。

4)编辑PRG文件,将部分更改为较小的包。变化
PRG文件的第二行:

XC7354PC44:01FFEF006FC
XC7354PC68:01FFEF007FB

XC732PC68:01FFEF00AF8
XC732PC84:01FFEF00BF7

解决方案

此解决方案依赖于相同模具的PRG文件的事实。
实际上是相同的,除了文件开始时的包代码。

1)锁定所有的销在设计中。

2)使用可编程逻辑数据手册中的引线表来映射
设计引脚到一个更大的封装。例如,引脚68上的
732PC68将映射到一个737 2PC84引脚84。

3)使用较大的封装类型处理设计并创建PRG。
文件。

4)编辑PRG文件,将部分更改为较小的包。变化
PRG文件的第二行:

XC7354PC44:01FFEF006FC
XC7354PC68:01FFEF007FB

XC732PC68:01FFEF00AF8
XC732PC84:01FFEF00BF7

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-28 21:51:00 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它