请问LATTICE FPGA 的Iddr时钟是否存在限制问题?
我们的设计是8组rgmii接口,独立的时钟关系,FPGA每组接收是沿对中间,发送是沿对沿,发送时钟不受此限制,可以低至3M,只有接收要求100M以上。
结果发现用LATTICE FPGA ECP5做不了。
请问Iddr时钟是否存在限制问题?
添加评论
首次访问?先看看 站点介绍吧
已提问: 2017-10-22 12:46:19 +0800
已查看: 127 次
最后更新: Oct 22 '17
LATTICE FPGA 发现资源用多iddr接收到的数据异常,应该怎样解决?
LATTICE FPGA IDDR ODDR时钟频率有要求?
lattice ECP5 FPGA 的SERDERS如果不用,那么SERDERS电源和其它SERDERS相关引脚该如何处理?
LATTICE FPGA ECP5 程序可以通过 JTAG下载却不能下载到SPI FLASH里(未加密),请问怎么解决?
lattice fpga crosslink怎样使用内嵌的reveal analyzer逻辑分析仪?
请教大家LATTICE ICE系列FPGA的开发工具iCEcube2 如何调用ModelSim仿真?
请教大家LATTICE ICE系列FPGA的开发工具iCEcube2 如何使用自带的IP?