VHDL:实现XC3000/XC4000读写功能。

描述

如何在VHDL中实现读回功能?

解决方案




下面是回放的示例实例化
功能在VHDL。此示例假定读回
时钟是CCLK。

实体Realbk是
端口(TIG):比特;
数据,RIP:输出位;
结束阅读;

Realbk建筑研究所

组件RDBK
端口(TIG):比特;
数据,RIP:输出位;
端部元件;

开始

U1: RDBK端口映射(TIG,数据,RIP);

结束研究;

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-28 21:39:50 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它