SyPrime:如何使用SythNETListType和SythHier-Atple属性管理层次结构?

描述

关键词:层次化、层次化

紧迫性:标准

一般描述:如何使用SypPrime管理层次结构
SythNETLista层次结构和SythiHiER属性?

SypPrimes提供了2个属性来管理HiReCy、SynNeListLi层次结构
和SythiHiER。真正维护时的SynNETListBuy层次结构属性
EDIF网表中的层次结构。当0时,给出一个扁平的网表(尽管
合成仍然可以保持层次结构)。同步器是控制器
合成过程中的层次边界。SythHielyNETLIST没有
影响合成,只是合成的输出。同步效应
合成,因此,可能是输出EDIF文件。

当针对VyTeX设计时,可以在EDIF中保存层次结构。
具有SynNeListLead层次结构属性的NETLIST。指定
SDC文件中全局的SynNETListType属性。

RealEngEngalApple属性SythNETLista层次结构1

对于非VyTeX设计,应继续接受默认的
EDIF网表的扁平层次结构(SythNETListByLeals= 0)。
将此属性设置为0也将导致该技术中的层次结构。
对HDL分析员的看法要扁平化。

“SythiHiver”-控制逻辑层次结构在一个内部的扁平化量
模块或实例。

SythHiER属性应用于实例、模块或体系结构。
它取5个值中的一个:

“软”-默认选项,并给出
分层边界溶解。Spple在“公司”和“公司”之间进行选择。
“硬”取决于哪个是最适合你的设计单位。此属性
只对指定的设计单元进行影响。

“坚定”-防止层次结构被溶解,然而,简单
布尔优化仍将在层级边界上进行。这个
属性仅对指定的设计单元进行影响。

“硬”-保存设计单元的接口,没有例外。这个
属性仅对指定的设计单元进行影响。

“移除”-溶解设计单元中的层次结构
明确规定。低层次的层次不受影响。

“扁平化”-扁平化以下层次的层次结构,但不包括其中一个层次
其中指定的。此值仅适用于优化和映射。
默认情况下,在输出网表中还原设计的层次结构。这个
可以通过将SythNETListBuy层次结构属性设置为0来阻止恢复。
(FALSE)在设计的顶层模块上。

可选的“扁平化”值可以作为第一个值(后面是A值)。
逗号)与下面所示的其他值相结合。如果“扁平”是
与另一个值一起使用,SypPiple将按指示平直。
遇到在较低级别设置的另一个SythiHiER属性。下层
然后,SythHiER属性将优先于较高级别的属性。

“平、软”——和“平”一样。

“扁平、坚固”——使设计的所有下层平坦,但保持界面。
在设计单元中,指定并优化了细胞包装。
越过边界。

“扁平化,去除”-压平设计的所有下层,包括这一个。

注意,这些选项控制了SypPixin处理设计期间的方式。
仅优化。无论选择哪一个选项(删除,软,硬,
在最终的网表创建之前,SypLIFITE将重建层次结构,
确保由SypPrimy创建的网表在层次上是有效的
边界优化,在结构上尽可能接近源代码。

解决方案

Verilog
-----

模块Buffic A(&;Potol接口≫)/*合成SythHier-=“坚定”*/;

VHDL语言
----

VHDL:
属性SythiHi:字符串;
Buffja的属性同步:建筑是“坚定的”;

SDC
---

定义属性{{U1} SythiHier-{St}}

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-28 21:39:25 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它