FPGA配置- init变低,地址保持递增(主并行)

描述

配置在主并行模式下的XC4000系列设备由于地址线而始终未完成配置。

在没有配置部件的情况下继续长时间的变化。

解决方案

最有可能发生的是,init信号已经离开Low,指示配置错误已经发生。这意味着数据帧末尾的校验和与接收的数据不相关。当这种情况发生时,设备的配置将停止,但地址线将继续切换。

初始化信号低的原因包括:噪声、交换地址/数据位,最常见的是设计。

已编译为错误的部分类型(因此,帧是不同的大小)。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-28 21:36:15 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它