XC4000：与BUFGP和BUFGS的连接表

修改标题

描述

XC4000：描述BUFGP和BUFGS的直接源和负载的表

解决方案

一

XC4000：与BUFGP和BUFGS的连接


对于主全局缓冲区：

IOB驱动CLB管脚的BUFGP
----------------------------
TL（左上）PGCK1K和F3

BL（左下）PGCK2K和G1

BR（右下）PGCK3K和C3

TR（右上）PGCK4K和C1

二次全局缓冲区：

IOB驱动CLB引脚的角落
----------------------------
TL（左上）SGCK1 K，F3，G1，C3和C1

BL（左下）SGCK2K，F3，G1，C3和C1

BR（右下）SGCK3K，F3，G1，C3和C1

TR（右上）SGCK4K，F3，G1，C3和C1

二

XC4000／E
不受欢迎的=

所有IOB输入可以由BUFGP和BUFGS驱动；然而，
只有T、OK（输出时钟）和IK（输入时钟）可以
由全局缓冲器直接驱动（参见第4-39页）
1996本数据手册。

为了获得CE（400 0E）和O在IOB中，全局时钟
信号必须先通过CLB。通过C（1-4）中的一个
输入，虽然旁路多路复用器，并退出YQ或XQ（指
1996数据手册的第4-12页。

离开CLB后，信号可以输出到单个信号。
长度线可访问CE（400 0E）或O引脚
IOB

三

有关这些连接的更多信息，包括
XC4000族的BUFGP和BUFGS图
请参阅HDL合成的3-2 ANS 3-3页
用于FPGA设计指南。