FPGA配置-做不高;一般XC4000调试提示

描述


一般描述:

什么是一般XC4000配置调试提示?



本节假设您已经了解了XC4000设备中的配置是如何工作的,所以在阅读下面的内容之前,Xilinx强烈建议您仔细阅读我们的“可编程数据手册”中的配置部分。

解决方案


对于XC4000设备上的已完成引脚要高,必须满足两个条件:



1。FPGA的内部配置内存必须是满的。



2。必须完全满足配置长度计数。



这是重要的,因为确定长度计数何时满足的计数器开始用第一个CCK计数,而不是序言之后的第一个计数器。



这意味着,如果在前导码之前插入一个杂散比特,或者在第一个CLK时数据源未准备好,则保持CCLK数量的内部计数器将是实际读取的数据比特数的一个。因此,在配置结束时,第二条件将不满足,直到24位计数器可以滚过终端计数,然后返回到存储在长计数寄存器中的长计数。这导致FPGA等待不超过[ 2 ^ 24×CCK频率]秒。



如果不可能在第一个CLK时准备好数据,则可以通过在长度计数中添加几个缓冲位来规避问题。



此外,检查以下内容:



请记住,XCHECKER希望从PWR和地面连接中提取电力,而不是提供它。



如果使用下载电缆,LCA被配置为从模式(M0= M1= M2=高)吗?



是用内部拉链配置的,还是外部拉动?请注意,下载电缆不拔出完成。



插头和插销拉起来了吗?



默认的Maple位选项如下:



禁用CRC(1)

CFGOSC F1MHz

Donepin Nopullup(2)

读捕获禁用

创业板公司

同步无

输出活动状态1

GSTRACE STATE2

DONEAc激活状态0



1。在启用CRC的情况下,如果检测到数据帧错误,则在配置期间拉动init PIN Low。



2。如果不使用外部上拉,则激活上拉。



用户指南和教程书后面的章节是进一步信息的好来源。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-28 21:35:30 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它