0

LATTICE FPGA 如果DDR3的时钟是40.96对DDR3接口有什么影响(DDR接口按100m例化)?

 例化时要求iddr要100m以上,DDR接口例化时选100m,但实际跑只有40.96m,没有影响吗?
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
1
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
ii1397 头像

评论

那就放心了,谢谢哈!

yinhk 头像yinhk ( 2017-10-22 12:39:02 +0800 )编辑
登录/注册后进行回答